Wafer-level Tracking 與 其 他 良 率 檢 控 方 法 之 比 較:

一 般 半 導 體 產 品 製 程 有 幾 百 個 製 程 步 驟。 一 般 在 半 導 體 製 造 工 廠 的 持 續 挑 戰 乃 是 運 用 一 個 有 效 率 的 檢 控 方 法 將 產 品 瑕 疵 減 到 最 少 和 縮 小 製 造 程 序 上 的 變 異。

一 般 晶 片 工 廠 採 用 之 檢 控 方 法 如 defect inspection 僅 能 對 極 少 數 樣 品 進 行 抽 測 或 對 生 產 機 台 做 每 日 監 控 量 測 等，均 無 法 達 到 整 體 的 晶 片 製 造 程 序 監 控 之 要 求

點 的 觀 察 可 能 顯 露 製 造 過 程 中 一 個 特 定 製 程 問 題 但 當 要 用 它 來 調 查 未 被 發 現 的 瑕 疵 或 製 程 上 邊 際 機 制 (margin) 的 未 知 性 這 樣 有 限 的 採 樣 方 法 經 常 是 不足 夠 的。 同 時 在 晶 片 完 成 製 造 流 程 後，良 率 測 試 發 現 有 低 良 率 問 題 時，上 述 一 般 工 廠 採 用 之 檢 控 方 法 不 能 保 證 可 以即 刻 明確 地 指 出 有 問 題 的 機 台。

當 工 廠 採 用 wafer-level tracking 之 Wafer Sleuth 分 析 軟 體 後，在 每 一 生 產 步 驟 中 晶 片 在 晶 盒 中 之 排 列 順 序 紀 錄 與 最 後 良 率 測 試 結 果 資 料 由 Wafer Sleuth 分 析 後 可 正 確 的 指 出 造 成 低 良 率 機 台 與 不 當 之 機 台 運 作 狀 況。

由 於 日 漸 縮 小 的 geometries 和 更 加 複 雜 的 電 路 設 計 ， 於 是 有 更 大 部 分 的 產 量 損 失 乃 歸 結 於 邊 際 機 制 (margin) 的 關 係 ， 並 且 無 法 由 瑕 疵 檢 查 技 術 有 效 地 監 測。 Wafer Sleuth 的 獨 特 性 乃 在 於 它 有 能 力 分 析 出 早 先 由 於 無 法 被 查 出 之 process margin 和 看 不 到 的 晶 片 瑕 疵 等 因 素 造 成 的 低 良 率 損 失 。

下 一 頁»